記述の仕方について（VHDL)

質問

VHDLの記述で、同一の出力に入力の条件に対応した複数の値を代入することは出来ないのでしょうか？

7セグメントを光らせるプログラムなのですが、1つは１）時計回りにセグメントが光っていくもの、もうひとつは２）反時計回りに光っていくものとなっています。これをif文で条件をつけて、Aの場合は１）のprocessをBの場合には２）のをという感じで書いてみたんですが、FITをしようとするとエラーが出てしまいます。出力はportで「SEG」と定義しています。

プログラムの一部：
process 1)
begin
　case 1) is
when ・・・ => SEG <= ・・・

end case
end process

process 2)
begin
case 2) is
when ・・・ => SEG <= ・・・
・・・

回答No.1

coredump · ベストアンサー

1つの信号に対して複数のプロセス文で信号代入が行わせる事は出来なかったと思います。
process 1
when ... SEG0 <= xx

process 2
when ... SEG0 <= xx

process3
で、フラグを見てSEGにSEG0かSEG1を代入するような
感じにする必要があると思います。

補足

回答していただき、どうもありがとうございます。

追加で質問があるのですが、
１）フラグとはどういったものなのでしょうか？
２）SEG1とはどこから出てきたのでしょうか？

お手数ですが、よろしくお願い申し上げます。