• ベストアンサー

メモリのbit構成の表記の意味がわかりません

ASUS P5B(マザーボード)で自作を考えています。 P5Bのマニュアルをダウンロードして読んでみると、「128Mbのメモリ チップ、ダブルサイドで16個のメモリチップを搭載したメモリはサポ ートしていない」と書かれていました。 そこで、色々メモリを調べたのですが、 例えば、buffaloのDDR2メモリの1GBの場合、bit構成「128M×64bit」 と書かれていて、また、CFD販売のある1GBのメモリは「64x8Mbit 2bank」と書いてあるのですが、これらはどういう意味でしょうか。 bit構成というのが良くわかりません。 また、これらは、P5Bで使えるのでしょうか。 あと、JEDEC準拠品は、必ず6層基盤でしょうか? よろしくお願いいたします。

質問者が選んだベストアンサー

  • ベストアンサー
  • GigaMAX
  • ベストアンサー率72% (589/814)
回答No.2

>128Mbのメモリチップ、ダブルサイドで16個のメモリチップを搭載したメモリはサポートしていない 128Mbitは16MBのメモリチップ、ダブルサイトはメモリチップが両面実装されていることです。 1B(バイト)= 8b( bit)ビット DDR2メモリで128Mbitのメモリチップは見たことがありませんので、それほど気にする必要はありません。 (256MBでも16枚必要です) なお、128MbitをサポートしていないのはP5Bに使われているIntel P965の仕様です。 P965がサポートするのは、256Mbit/512Mbit/1Gbitのメモリチップなので市販されているDDR2メモリは問題なく使えるはずです。 Intel 965 Express Chipset Family Datasheet http://developer.intel.com/design/chipsets/datashts/313053.htm >「128M×64bit」は、メモリチップの容量が128Mバイトで、メモリチップのワード長が64bit、という理解でよろしいのでしょうか? bit構成からはメモリチップ単品の容量はわかりません。分かるのはメモリモジュール全体の容量だけです。 例えば、バッファローの「VS133-1G」は同じ「128M×64bit」のbit構成ですが、動作対応のIntel845は512Mbitまでしかサポートしていないので128MB(1Gbit)ではないとわかります。 1024Mbit=1Gbit VS133 http://buffalo.jp/products/catalog/item/v/vs133/index.html チップセット保守品の比較表 http://www.pentium.ie/jp/developer/design/chipsets/mature/index.htm >CFD販売のある1GBのメモリは「64x8Mbit 2bank」 2bankは両面実装のことなので、512Mbitの両面実装と思われます。(これは自信なし) まあ、bit構成からは正確な情報がわかりませんので、あまり深く考えない方が良いと思います。 少なくともバッファローやCFDのメモリは、P5Bで使えますから。 バッファローやIOデータなどのサードパーティ製品はメモリチップの情報を公開していませんが、 メモリチップや基板の情報を公開している販売会社もあります。 http://www.century-micro.co.jp/product/ddr2/index.html >JEDEC準拠品は、必ず6層基盤でしょうか? JEDEC準拠なら6層基板です。

shu-shu777
質問者

お礼

GigaMAXさん、わかりやすい回答、ありがとうございます。 「128Mbのメモリチップ、ダブルサイドで16個のメモリチップを搭載」 はあまり気にしなくてもよいようですね。 JEDEC準拠は6層基盤とのことなので、JEDEC準拠品でメジャーチップ 品なども候補に色々探してみます。 これで安心してメモリが買えます。 非常に助かりました。

その他の回答 (1)

  • gunma
  • ベストアンサー率47% (470/984)
回答No.1

メモリモジュールに搭載されているメモリチップのメモリセルの構成の こと。 ご質問者様のように、良く調べて購入すれば、「相性」など言って、 自分のスキルを棚に上げて、逃げてしまう販売店が少なくなるでしょう。

参考URL:
http://pcfree.jp/customize/ARCHI/1mem/08_device_mem.htm
shu-shu777
質問者

補足

回答ありがとうございます。 教えていただいたHPでメモリの内部構造がおおよそわかりました。 (難しいので完全には理解できないです。すみません。) ただ、bit構成の表記の仕方がよくわからないのですが、buffaloの 「128M×64bit」は、メモリチップの容量が128Mバイトで、メモリチッ プのワード長が64bit、という理解でよろしいのでしょうか? (CFDの「64×8Mbit」がわからないですが・・・)