rose2351 の回答履歴

全1件中1～1件表示

VHDLの書き方について
教科書で signal a : std_logic_vector (3 downto 0); a <= (others => '0'); -- A というような書き方がありました。この Aの意味は何なのでしょうか？
- ベストアンサー
- その他([技術者向] コンピューター)
- whatsnew
- 回答数1
- 2008/09/30 20:27
質問者をブロックしているため、
非表示になっています。