rose2351のプロフィール
@rose2351 rose2351
ありがとう数1
質問数0
回答数1
- ベストアンサー数
- 1
- ベストアンサー率
- 100%
- お礼率
- 0%
- 登録日2008/10/10
- VHDLの書き方について
教科書で signal a : std_logic_vector (3 downto 0); a <= (others => '0'); -- A というような書き方がありました。 この Aの意味は何なのでしょうか？
- ベストアンサー
- その他([技術者向] コンピューター)
- whatsnew
- 回答数1