PLLのボード線図

質問

PLLのボード線図を見ると、開ループゲイン＝１となる時の位相を位相余裕度としています。この部分はわかるのですが、ループ帯域内の十分内側が-180度となり、通常のフィードバック系のボード線図は0度となっている事と異なります。
ループ帯域内の十分内側が-180度であるにも関わらず発振しないのは何故でしょうか？
尚、PLLの場合VCOと完全積分型LFを採用した場合、両方で180度の位相遅れとなる事は知っています。
宜しくお願い致します。

回答No.1

ohkawa3

PLLは、位相に対する「負帰還」であることは間違いないので、フィードバック系の挙動は、アナログアンプの「負帰還」と同等と考えていいと思います。
ボード線図における180度と0度は、表記の習慣の差ではありませんか。

お礼

回答をいただきありがとうございました。

補足

回答、ありがとうございます。
PLLのボード線図ではループ帯域内の内側ほど位相が180度（遅れ）に近く、ループ帯域の外に向かって位相が進んで行き、開ループゲイン＝１の地点での位相進み分が位相余裕度となっていると理解しております。
この事から位相余裕度が0度（発振）となる地点の位相は180度になると理解しています。
開ループゲイン＝１の時に位相180度で発振するのであれば、位相が180度においてゲインが1以上でも発振するのでは無いかと思って、質問を致しました。
これがオペアンプの様な場合であれば発振するはず、、と思い、疑問となっております。