半導体製造組立工程内検査の不良率について

質問

半導体製造メーカーで半導体製造組立工程内でのPkg封印後、ファンクシャン/Open/Short全数検査での不良率は通常どのくらいのものでしょうか？
ICにより違いがあれば、アナログ汎用IC（SOP8ピン）相当が知りたいです。
また、何％くらいで異常といえるか、また異常の場合のロットの処置、対策など参考情報あれば教えて頂きたくお願いします。

回答No.3

noname#230359

お仕事お疲れ様です。又、ご丁重なお礼を頂きまして誠にありがとうございます。さて、追加ご質問の件ですが、以下にアドバイスさせて頂きます。
★部が「アドバイス」になります。

１：組立後全数検査（Function/Open/Shortテスト)での通常の良品率が95%で、不良が多発したロット時の良品率が88％との連絡を受けました。
ICメーカー（アジア系）はこれらを通常ととらえてますが、
上記に記される検査条件は全くわからない状況ですが、不良率がちょっと多いのではと思います。Wafer工程で全数試験をしていない場合にもこのような状況ありえるでしょうか？

★クレーム内容は「FunctionErr.」でしょうか？そうだと仮定して、先ずは、ロット歩留まりうんぬんの前に以下の手順で検証をされてみてはと思います。

?：クレームFunctionErr.の確認
?：上記?で確認されたFunctionErr.にTergetを絞っての「WaferTest」と「組立後Test」の通常と異常ロットにおける「歩留まり（不良率）」の確認
?：クレームFunctionErr.項目のテスト仕様確認（WaferTestのみか？組立後
のみか？双方で行っているのか？テスト規格は双方同じ規格で実施しているのか？規格値は？）
?：前工程（Wafer製造）上における品質異常の有無。（後工程:組立も一応確認しておいてください。）

この４点の結果から、大凡のテスト環境と当該ロットが異常であったか否かが
見えてくると思われます。

２：今後、検査時のNG品のNG内容を調査し、問題点の品質向上検討の必要があるのではと思っています。

★顧客使用面などの原因ではなく、明らかにIC製造面における欠陥であるとするならば、貴殿がお答えの通り必然的に「改善を要する」と私も考えます。
ただ、日本メーカーとは違い、海外メーカーにおいてはビジネスライク的に「納入仕様（出荷基準）」以外の内容は、中々対応してくれない面がありますので、今回の返却率が「納入仕様内であるか否か」がメーカーに対する改善推進のポイントになる様な気がします。ここは公の場ですので、記載内容で誤解を招く可能性もあり、色々と述べることは出来ませんが、貴殿が在籍する企業における「品質保証体制」からメーカー側への要求も然ることながら、ある程度リスクが懸念される場合においては、自社における「受け入れ検査体制」の見直しなど「自主管理」も必要になってくるかと思います。

お礼

ご回答有難うございました。
今後自身が扱う商品の理解として、検査の不良内容や、WaferTestの状況含め、メーカーの品質管理の調査を出来る限りしたいと思います。

回答No.2

noname#230359

十年弱前に、SAMSUNGレポートという物が発表され、
CoO（コスト　オブ　オーナーシップ）的に、原価が計算できる
異常とも思える内容と業界で噂になりました。

一説には、他の追従を許さない様に、大風呂敷を拡げた
レポートとも極評されていましたが、真相は…。

その資料を見つけてみれば判るのでは？
小生は、装置メーカーにも勤務経験があり、半導体工場内にも入る
事もあり、多少は判りますが、守秘義務があり前述のアドバイス
しかできません。悪しからず。

回答No.1

noname#230359

はじめまして。

非常に難しい質問と思われます。

何故ならば、ＰＫＧ後におけるfunction/Open/Short全数検査(Final　Test）
の歩留まりは、以下で変異するからです。

１）測定仕様面
・前工程におけるＷafer状態でのTest仕様・基準による変動。
・IC各製品帯における相違
・テストプログラム仕様
・測子仕様
２）PKGに関与する内容
・PKG応力
・Wire bonding状態
・MOLD樹脂フィラー
・ICの保護膜仕様
etc

ICにおけるTestに関しては総合的なTestの合理性を各社で考慮しています。
従って、Wafer状態でFull Testを行っていれば、PKG後におけるTest歩留まり
は向上し、逆の場合は歩留まりが当然悪くなります。

又、前述の通り、一口に「Testの歩留まり」と言っても、様々に関与
する側面があり、「一般的」に何％が異常であるとは言い難いところがあります。

ゆえに、Testの歩留まりに関しては、各社がそれらを試作評価段階や量産上で
検証しながら、独自に「異常」と捉える「基準設定」を行っているのが実状であると考えます。

尚、全ての面において改善され、安定的なICおよびPKG製造で安定したテスト環境であれば、通常不良率は最悪値でもコンマ一桁、最良値でコンマ二桁領域と思われます。

何れにせよ、各メーカーが各工法・仕様面から「異常」と捉える値が当然のことながら「異常値」になると思います。

お礼

makoyan様
ご回答大変有難うございます。詳細解説頂き感謝いたします。
私、技術的知識乏しいですが、イメージ非常によく理解できました。
今回の質問の背景に現在解析中のIC不良の調査の中で、ICメーカーの組立工程の組立後全数検査（Function/Open/Shortテスト)での通常の良品率が95%で、不良が多発したロット時の良品率が88％との連絡を受けました。
ICメーカー（アジア系）はこれらを通常ととらえてますが、
上記に記される検査条件は全くわからない状況ですが、不良率がちょっと多いのではと思います。
Wafer工程で全数試験をしていない場合にもこのような状況ありえるでしょうか？

今後、検査時のNG品のNG内容を調査し、問題点の品質向上検討の必要があるのではと思っています。