ΔΣ型1bitDACの有効ビット数について

質問

ΔΣ型1bitDACはノイズシェーピングによってビットストリームのクロック周波数と比べて十分低い信号周波数での有効ビット数を確保しており、復元すべき信号の周波数がビットストリームのクロック周波数に近づく程有効なビット数は小さくなって行くものと理解しています。ΔΣ型1bitDACにおいて信号周波数とビットストリームのクロック周波数との比からその信号周波数での有効ビット数の理論限界を算出することはできますか？
以前ここで関連質問をさせていただき、自分でもいろいろ調べてみましたが、未だ理解するに至っておりません。

回答No.2

k_kota · ベストアンサー

あくまでビットレートと等価なものが欲しいということでいいとしますけど、
SN比については下記のサイトの内容で求められそうです。

http://www.okuma.nuee.nagoya-u.ac.jp/~murahasi/dsm/feature.html

性質上、周波数の帯域によってSNRが異なるので、個人的にはビットレートにしてうんぬんは言及しにくいです、条件で変わるってことですし。
あいにくそこら辺の業界標準までは知らないですし。

変調するにあたってはクロック周波数以外にもフィルタの次数とかその他もろもろの条件の影響を受けると思いますので、条件をきっちり確認する方がいいでしょう。
やっぱPCMほどは簡単じゃないですね。

それとも数式を見ても理解できないのですかね。だとすると、一般解は得られませんね。

SN比からビット数が出せないのであれば、デシベルを２０で割ってlog_2（１０）を掛ければよかったと思います。

一応最初の質問に答える形にすると。

ある周波数におけるSNRは基本的には提示したサイトの計算に基づいて可能である。
そして、等価的なビットレートはデシベルと有効ビット数の定義から変換すれば求められる。

一応これで十分だと思うのですが、不足があれば再度質問すればいいと思います。

お礼

教えていただいたリンク先に欲しかった記載がありました。
早速、リンク先の最後の式を使って計算してみました。
　例えばfs=2.8224MHz, 信号周波数f=5kHzとすると、f/fs=0.001771
　ノイズシェーピングされた量子化雑音振幅は、2sin(pi * f/fs) = 0.0113
　信号振幅は1なので、SNは、20*Log10(雑音振幅) = -39dB
　有効ビット数ENOB=Log2(1/雑音振幅) = 6.49bit
となりました。
随分S/Nが悪い気がしますが、前半部分もきちんと読んで理解してみようと思います。
ありがとうございました。

回答No.1

k_kota

有効ビット数と言うのはPCMの概念なのであまり考えない方がいい気がします。
そもそもPCMでもビット数で考えるのですかね、SN比の方が塩梅がいい気がしたりもするのですが。

とりあえず、私の知識では元の信号に対しての、ある周波数の1bitのストリームに対して、各周波数でどの程度の誤差が発生しうるかと言うものは求められると言うことだけです。要するにSNは出ます。
んで、出たSN比を2の何乗に当たる値なのか調べれば等価的な有効ビット数は出る気がしますけど。

有効ビット数が全ての波形の情報を適切に表すことができるとは限らないと言うことです。
字面そのままで行けば、1bitだったら有効なのは1bitでしょう、ってことになっちゃいますからね。

お礼

ありがとうございます。
信号周波数がビットストリームのクロック周波数の半分なら、1bitは1bitですよね。
でも1/4なら、信号周波数の半サイクルの間にビットストリームを2bit利用できますから、ノイズシェーピングを使うと少なくとも０を含めて3段階(1.5bit相当)は表現できそうです。4段階(2bit相当)表現できるかどうかは、よくわかりません。
一般にビットストリームのクロック周波数の1/2Nの周波数の信号が理論上何ビット(「何dB」でも良いです)まで表現できるかを知りたいです。