MIS構造の半導体中に誘起されるキャリアについて

質問

n形の半導体を用いたMIS構造を有するデバイスにおいて、
メタルに正のゲート電圧を印加すると、半導体層には蓄積層が形成されます。
その際の、バンドが曲がることによって蓄積層に出てくるキャリア濃度を求めたいのですが、どうやって求めたらいいか分かりません。。。

教えてください。
よろしくお願いします。

回答No.1

sanori

こんにちは。

下記は、学生さんの論文のようですが、
教科書のごとく、要点をきれいに整理しています。
http://www.kochi-tech.ac.jp/library/ron/2004/2004ele/1050219.pdf
「2.1.3 バイアス電圧によるMOS 構造の状態変化」を参照してください。
（半導体がｐ型で、ゲート電圧が負になっていますが、ご質問のケースとは極性が違うだけで、話は同じです。）

以上、ご参考になりましたら。