電子回路 FET

質問

差動ラインドライバから受けた信号で LEDを点滅する回路を
作成しております。 LEDは高速赤外を使い 1MHz程度で情報を
送りたいと考えています。
LEDの数は40個以上で １LED辺り 150mA 程度流すことを考えて
ます。電源は5Vです。 よってLED数個を 1個のFETでスイッチ
することを考えました。
差動ラインドライバは SN75ALS176B を使っております。
Iohが -400uA しかないため、 FETを数十個をパラレルに
ドライブする事は直感的に難しいのではないかと思うのですが、
どの数値を持って計算すれば良いのか分かりません。

また、FETを2段接続して駆動する方法も考えましたが、FETの
ダーリントン接続を行うときの注意点はありますでしょうか？

FETには NDS355Nを使用しています。

よろしくお願いします。

回答No.2

inara · ベストアンサー

データシート [1] によれば、NDS355Nは入力容量が 245pF ありますので、SN75ALS176Bのレシーバ出力(１pin）に接続できるのはせいぜい１個でしょう。NDS355N のソースに抵抗を入れると、ドレイン電流によってスレッショルドレベル（TTLコンパチ）が変わってしまうのでダメだと思います。

下図のように、レシーバ出力をソース接地のNDS355N（Q1）で受けて、その出力をドレイン側から取り出して複数のNDS355N（Q2、Q3、・・・）に分配すれば、NDS355Nのスレッショルドレベルは変わりません。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 ┌─┬─┬ ・・・┬─ 5V
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 │　 │　 │　　　│
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 R　　R　　R　　　 R
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 │　 │　 │　　　│
　　　　　　　　　　　　　┯ 5V　　　　　　　　　　　　　▼　 ▼　 ▼　　　▼ LED1～8
　　　　　　　　　　　　　Rd　　　　　　　　　　　　D ─┴─┴─┴ ・・・┘
SN75ALS176B　　　　├─────┬─ G　　　Q2
　┏━┓1pin　　　　　D　　Q1　　　　│　　　 S　　NDS355N
　┃　 ┠────G　　NDS355N　│　　　┷
　┗┯┛　　　　　　　 S　　　　　　　　│　　　　　　▼　 ▼　 ▼　　　▼ LED9～16
　　 ┷　　　　　　　　　┷　　　　　　　 │　　　D ─┴─┴─┴ ・・・┘
　 GND　　　　　　　　GND　　　　　　 ├─ G　　　Q3
　　　　　　　　　　　　　　　　　　　　　　│　　　S　　NDS355N
　　　　　　　　　　　　　　　　　　　　　　│　　　┷

NDS355NのON抵抗（ 0.25Ωmax）と許容損失（0.46W）から、NDS355Nの最大ドレイン電流は 1.35A 程度になりますので、１個のNDS355Nで駆動できるLED数は、LEDの最大電流を 150mA とすれば8個程度になります。LEDは40個以上とのことですので、LED数に応じてNDS355Nの数を増やしていけば良いのですが、NDS355Nの入力容量（ 245pF） と通信速度（1MHz）を考えて、Q1の負荷抵抗 Rd は適切な値を選ぶ必要があるかと思います。また、複数のLEDを使って通信した場合、各LEDのジッタによって通信速度が制限されると思います。1MHz程度なら問題ないかもしれませんが、そのあたりは経験不足で適切なコメントができませんが、単純なRC回路で考えてみます。

Q1がOFFからONに変化したときは、Q2以降のゲートに溜まっていた電荷は、Q1のON抵抗（非常に小さい）を介して放電されるので、LEDがOFFとなる時間（ターンオフ時間）は短いと思います。しかし、逆にQ1がONからOFFになったとき、Q2以降のゲートへの充電電流は、ドレイン抵抗 Rd を通じて流れるので、下図のような RC回路に階段波が入力されたときの応答になります。

　Vo　　　┏━　 ─ Rd ─┬─ VGS
　0V　━┛　　　　　　　N×Ciss
　　　　　　　　　　　　　　　　┷
CissはNDS355Nの入力容量 [F]、N はQ2以降のNDS355Nの数です。VGSはゲート電圧 [V] です。入力信号が立ち上がる時間を t = 0 とすれば、VGSの応答波形は次のようになります。
　　　VGS = Vo*[ 1- exp{ -t/( N*Rd*CIss ) } ]
これがNDS355Nのスレッショルド電圧 Vth に達する時間 t0 [s] は
　　　t0 = N*Rd*Ciss*ln{ Vo/( Vo - Vth ) }
Vth = 1.6V、Vo = 5V、Ｎ=5、Ciss = 245e-12 F とすれば
　　　t0 [μs] = 0.756×Rd [kΩ]
となります。

入力信号が50% dutyの矩形波の場合、ONからOFFまでの最短時間は半周期なので、半周期 < t0 となるとQ2以降のNDS355NはON状態になりません。1MHzの半周期は 0.5μs ですから、Rdの条件は
　　　0.5 ＞ 0.756×Rd [kΩ]
　　　→　Rd < 661Ω
となります。ただしこれはギリギリの値なので、５倍程度の余裕をとれば、Rd = 100Ωとなります。このときのON遅延時間 t0 は 0.0756μs となります。Rd = 100Ωのとき、 Q1 がONしたときのドレイン電流は 50mA とかなり大きくなりますが、Q1の許容電流は 1A なので問題ありません。Rd の消費電力は、Q1がずっとONの場合、最大0.25Wなので、1/2W程度の許容損失の抵抗を使う必要があると思います。これはN=5場合ですので、Nの数を増やせば、Rd の値をもっと小さくしなければなりません（そうするとRdの消費電力も増える）。

[1]　 NDS355Nデータシート　http://www.ortodoxism.ro/datasheets/nationalsemiconductor/DS013107.PDF

お礼

inara　さん
丁寧な回答ありがとうございます。

データシート NDS355Nは入力容量が 245pF の下に Reverse Transfer Capacitance として20pF があります。 スイッチングで動作することを考えた場合、こちらの値はどの様に考慮すべきなのでしょうか？または現在の私の使い方では考えなくてよいのでしょうか？

今回 FETを検索する場合、Turn On / Off タイムが出来るだけ同じ物を探そうと考え 本FETにたどりつきました。（Turn Off Fall Time は速いですが）
もっと 高速で、Cissの少ないものをもう一度探そうと思いました。

回答No.4

inara

>　質問は ”学問＆教育 > 物理学 ”の方が良いのですね。
そちらのほうが回答が多いと思います。"趣味->その他趣味" でもいいですが、ここは質問の範囲が広すぎて見る人が少ないのか、あまり回答がつきません。

昨夜、「MOSFET選定」の質問が"物理学"でされました（http://oshiete1.goo.ne.jp/qa3351125.html　http://okwave.jp/qa3351125.html）。今回の質問と技術内容（ゲート容量と駆動能力）が似ていますので参考になるかもしれません。

回答No.3

inara

Reverse Transfer Capacitance（逆伝達容量：Crss）は、ゲートとドレイン間にある寄生容量で、出力から入力に信号が帰還される経路になるので、バイポーラトランジスタのミラー効果と同様のメカニズムで、高周波での利得低下や、パルス回路での伝播遅延の原因になります。電圧増幅回路の利得を Av としたとき、ミラー効果によって、Crss は Av + 1 倍になったのと等価になります。しかし、この回路では入力電圧の振幅と出力の振幅はほぼ同じ（Av=1）なので、ゲートの等価入力容量は Ciss + 2*Crss = 285pF と、Crssを考えない場合より16%大きくなりますが、ANo.1の計算では 5倍の余裕を見ているのであまり影響しないと思います。

> Turn On / Off タイムが出来るだけ同じ物を探そうと考え 本FETにたどりつきました。（Turn Off Fall Time は速いですが）

データシートに出ているTurn On / Off タイムは、6Ω の信号源で測定したものなので、Turn Onタイム td(on) は小さい( 15ns typ ) のは当然です。データシートによると、td(on) の定義は出力電圧が最終値の90%に達する時間なので
　　　td(on) = Cin*Rg*ln(10) + td0 = 2.303*Cin*Rg + td0
となります。CinはCissでなく、Crssの影響の入った実質的なゲート入力容量です。td0 はFET固有の遅延時間です。td0 が分からないと Cin は計算できませんが、td0 = 10ns 程度と仮定すると、Cin が逆算できます。td(on) = 15ns、Rg = 6 [Ω] とすると、Cin = 362 pF となってもっともらしい値になります。実際の td0 を知るには、Rg（信号源抵抗）を変えたときの td(on) を測定するか（遅延時間のデータを Rg = 0 に外挿したときの td が td0 になる）、回路シミュレータのSPICEパラメータを見てみるしかないと思います（Webで探した範囲ではSPICEデータは見当たりません）。

>もっと 高速で、Cissの少ないものをもう一度探そうと思いました

最近の質問（http://oshiete1.goo.ne.jp/qa3166209.html）で、2SK2961というFETが紹介されています[1]。TO-92パッケージと少々大きいですが、Cissが 170pF、ON抵抗が 0.26Ω、許容損失が 0.9W です。大ドレイン電流（DC）が 2A なので、LEDを12個駆動できますので、N値（並列駆動するFET数）は少なくなります。このFETは千石電商（http://www.sengoku.co.jp/modules/wraps/index.php/index.htm）で１個50円です[2]。

[1]　2SK2961データシート（日本語）http://www.semicon.toshiba.co.jp/docs/datasheet/ja/Transistor/2SK2961_ja_datasheet_061116.pdf
[2]　2SK2961価格　http://www.sengoku.co.jp/modules/sgk_cart/search.php?toku=&cond8=and&dai=&chu=&syo=&cond9=&k3=2&list=2&pflg=n&multi=&code=2AE5-B4EB

お礼

inaraさん

丁寧な回答ありがとうございます。
頂いた情報を元に 再考させていただきます。

また、質問は ”学問＆教育 > 物理学 ”　の方が
良いのですね。 電気　電子回路のカテゴリがあれば良いのですが。

回答No.1

myeyesonly

こんにちは。
>ＦＥＴを２段・・・とはどのように繋ぐのでしょうか。

普通はＦＥＴのソースをトランジスタのベースに繋いでダーリントン接続にするのが一般的だと思います。
ＨＦＥの高いトランジスタを使い、各ベース回路にアンバランス補償抵抗を入れればＦＥＴは１段で２段目のトランジスタを並列に増やす事もできます。

お礼

回答ありがとうございます。
FETを2段 とは 私が理解できていないため 苦肉の
策で思いついただけです。

なぜ　そのように考えたかといいますと、
差動ラインドライバは SN75ALS176B のIohが -400uAのため
FETをパラレルに 10個 20個と繋いでいった場合、
ゲートの静電容量が増えて スイッチング特性が落ちるのではないかと
考えました。その為、ラインドライバの出力を一個目の FETのゲートに入れ
そのソースを2個目のFETのゲートに繋ぎます。
2個目のFETには パラレルに数十個付けてはどうなのかと考えております。
1個目の FETのドレインには 1k程度の抵抗をVDDとの間に置き、
ソースには10k程度の抵抗をGNDとの間に置こうかと思っております。

基本的にFETのゲートの部分の設計方法を理解できていないため、
困っていると言うのが本音です。