FETによるスイッチングについて幾つか

質問

ＦＥＴで電磁弁ＯＮ／ＯＦＦを行いたいと考えています．
マイコンの信号をフォトカプラ（ＴＬＰ２５０）を介して
ＦＥＴ（２ＳＫ２０３０）のゲートに入れます．
電磁弁はＦＥＴのドレイン側に入れており，
信号を含めてこれが並列２系統あり，２個の電磁弁を独立に開閉します．
電磁弁Ａは開時５Ｖ２Ｗで，ＰＷＭ制御します．
電磁弁Ｂはラッチ弁で，開動作又は閉動作の際，
数１０ｍｓｅｃ程度のパルス幅で５Ｖ１１Ｗの瞬間値が必要です．
電磁弁Ａは問題ありません．

スイッチングのイロハ的質問でお恥ずかしい限りですが，
何卒宜しくご教授頂けましたら幸いです．＜（＿＿）＞

１．
電磁弁はドレイン側とソース側のどちらに入れるのが適しているのでしょうか．

２．
電磁弁Ｂは瞬間最大２Ａ程度電流が必要ですが，開閉しようとすると
１Ａ程度しか流れず，開閉動作が不審になります．．
そこで３Ａや４Ａまで大丈夫なＦＥＴに変えたのですが事態は変わらず．
何故２Ａ流れてくれないのでしょうか．

３．
上記２のときの対処として，ひとつのＴＬＰ２５０からの出力で
ＦＥＴを並列に２つ繋ぎ，合計で２Ａ流れるようにする対処は適当でしょうか？
またその場合の並列回路に適宜ダイオードなどを入れるべきでしょうか．

４．
２ＳＫ２０３０には内部にサージ対策としてツェナダイオードが入っているので，
外部振動による電磁弁からの突入電流対策はしていませんが，宜しいでしょうか．

５．
ＴＬＰ２５０と２ＳＫ２０３０のＧＮＤを共通としていますが，良いでしょうか．

回答No.1

mtld · ベストアンサー

苦労されているようですね？　でもご質問から大体解っておられるように見えますが

１．標準ではドレイン側ですがソース側は特殊な場合です

２．電流が足りないのはゲート電圧が低いかＦＥＴのgmが小さいかです　どちらかで解決します　規格を調べましょう

３．パワーＦＥＴのゲートは直流では高抵抗ですが容量が大変大きくドライブ側の能力によってはＦＥＴを駆動出来ても大変な時間（立ち上り時間が）がかかりますのでゲート電圧を観測しましょう　十分短い時間でＦＥＴがONになっているか　長いとＦＥＴの許容電力を超える事があります　ドレイン電圧が電源電圧の1/2時に最大電力になります、この時の電流も定常時の1/2ですから簡単に計算出来ます

４．電磁弁にもよりますしツェナダイオードの許容サージ電流が耐えるかどうかです　規格を調べましょう　電磁弁、ＦＥＴのメーカーカタログの応用例も参考になります

５．ＴＬＰ２５０は入力側がLEDと思います　これはマイコンと共通に　出力側はＦＥＴと共通に　が理想的ですが　全部共通でも良い場合もあれば駄目な場合もあります　ＧＮＤパターンが良く作られているかによります　二個だけですから大丈夫かも知れません。

お礼

ご回答頂きましてありがとうございます．
つぶさに仕様書を読み込もうと思います．
特に２と３のご回答は私，全く考えておりませんでしたので，
早速フォトカプラ出力を見たいと思います．
ありがとうございました！＜（＿＿）＞

回答No.2

Teleskope

昼に拝見して2SK2030のdatasheet探してみたんですが無いようですね、スレッショルド電圧 Vt と yfs(通称gm) がお分かりなら知りたいところです、　というか 交換して試されたのが今風なパワMOSだとすれば Id=2A は問題ない、Vtが昔風に大きめで3Vだとして、2Vで2A →所要yfs≒１S以上、Ron<<巻線抵抗などは確認済みですよね。
で、
ラッチングSVは普通単巻線ですよね？とすればリセット回路は？（手動や別機構でプランジャを戻してるのでしょうか。）　私は普通いわゆるＨ型駆動をします；MOSが4個、フリーホイールダイオードはMOSに頼らず外付けしてます。

　 ─┬──┬─ ＋Vs
　　　Q1　　Q2
　　　｜　　　｜
　　　├ LSV┤
　　　│　　　│
　　　Q3　　Q4
　　　│　　　│
　　　┷　　　┷

　SVが5Volt品ですか。テスターで巻線のDC抵抗を測って
5V÷その抵抗値 > 2アンペア は間違いないんですよね。

気になったのは なんで「ソース駆動」を訊ねてるかなんです、上図でQ1Q2（ハイサイド）が NMOS だと ON 時の Vds は大きいですよ。Bipolarのエミフォロとかなり違います。Lowsideを色々交換しても変わらない事からこれが気になりました。PMOSと反転ドライバ。

「 Lowsideのを並列駆動を試み 」の件、ドレインの電圧波形が十分低くなってないとの測定結果ゆえでしょうか。もし十分に低くONしてるなら原因は別かも。
インダクタンスをステップ電圧駆動すれば電流はrampですが、まさかON時間が短すぎてるわけではないですよね。電流波形をオシロで観測して exp 的波形が十分平坦になってるのでしょうか。
　パルス幅が数十msecなら 同系列のゲートドライバを使ってる経験から 駆動電圧の立上がりは問題ないと思います。ゲートを充放電するに足る静電容量の電源パスコンはお忘れなくですが。

　ゲートドライバの Vss や Vdd は被駆動FETのそれと一心同体の密着が基本です。そのための photo 結合ですし。

お礼

ご回答頂きましてありがとうございます．
ラッチ弁は，ラッチ端子とアンラッチ端子とがあり，
要は２つのコイルでプランジャをアッチ←→コッチするタイプのものです．
インピーダンスは確認しています．
私には至らぬところが多々あったと痛感致しました．
まずは（理解できたところから）仕様書でｇｍの確認と，
出力をちゃんとオシロで確認したいと思います．
ありがとうございました！＜（＿＿）＞