lachesis-rのプロフィール

@lachesis-r lachesis-r
ありがとう数100
質問数36
回答数86
ベストアンサー数
28
ベストアンサー率
56%
お礼率
55%

  • 登録日2001/10/29
  • ソースコードの簡略化

    ただいま、Turbo C++ 2006 を使っているのですが、 以下のコードを簡略化するような処理はありますでしょうか? Edit1->Text = ini->ReadString("String", "Edit1",""); Edit2->Text = ini->ReadString("String", "Edit2",""); Edit3->Text = ini->ReadString("String", "Edit3",""); Edit4->Text = ini->ReadString("String", "Edit4",""); Edit5->Text = ini->ReadString("String", "Edit5",""); 検索はしてみましたが、どうも検索の仕方が下手で、 なかなかいいページが見つかりませんでした・・・。

    • repop
    • 回答数4
  • セルA1 と セル A4 の数値を直線にするには?

    セルA1=10 セルA4=40 という数値が入力されている場合、 セルA2とセルA3それぞれにEXCELの関数を入力し、 A1~A4の区間を直線にするには どのような関数があるのでしょうか? 今回の様な数値の場合、 A1=10 A2=20 A3=30 A4=40 と成りますが関数を使用する場合、 A2とA3にはどの様な数式が入るのでしょうか?

  • 除算がなぜかできません(pascal)

    フィボナッチ数列の連続する項の差の比  z(n) = { f(n-1) - f(n-2) } / { f(n) - f(n-1) } 、 これのz(n-1),z(n)の差の絶対値がある定数以下になった時(100項まで)に計算を終了するプログラムを作ったのですが、何度コンパイルしても上の式の除算部でエラーが起きてしまいます。 どこがおかしいのかご教授ください。 program Toi3 (input,output); const dif = 1.0 * exp(-6); var n : integer; result : real; function f(n:integer):integer; begin if(n>=0)and(n<=1) then f:=1 else f:=f(n-1)+f(n-2); end;{f} function z(n:integer):real; begin z := {f(n-1) - f(n-2)}/{f(n)-f(n-1)} end; begin n:=2; while (n=100) or (result<dif) do begin n:=n+1; result:= abs(z(n)-z(n-1)) end; if n=100 then begin result:= abs(z(100)-z(99)); if result<dif then begin writeln('収束した') end else begin writeln( z(100),'収束しなかった') end end else begin writeln('収束した') end end. エラー: 17 z := {f(n-1) - f(n-2)}/{f(n)-f(n-1)} E 18460--------------------------------^--- Replaced '/' with a identifier In function z: w 18270 variable n is never used

    • rurur
    • 回答数2
  • キーボード、マウス操作を自動化するソフト

    キーやマウスの操作を記憶させ自動化したいのですが、そのようなソフトはありますか?エクセルで入力されている社員データ(A列に社員番号、B列に社員名、C列に住所)があります。そのデータを社員マスターに登録していくのですがセルA1をコピーしてマスター画面の社員番号に貼り付け→セルB1をコピーしてマスター画面の社員名に貼り付け→セルC1をコピーしてマスター画面の住所に貼り付け→登録ボタン→A1をコピーして・・・といった操作を繰返し行います。この操作を記憶させておけば入力の負担を軽減したいのですが、それが実現できるソフトはありますか?

  • Verilog-HDLのFF記述について

    先程アップしたのは、図が変になってしまいました。 改めて質問します。 1つのFF(非同期リセット)をVerilog-HDLで記述すると、以下のように記述出来ますよね? always @ ( posedge CLK or negedge RESET ) begin if ( !RESET ) begin Q <= 1'b0 ; xQ <= 1'b1 ; end else begin Q <= D ; xQ <= ~D ; end end この1つのFFをalways文を2つ使って記述出来るんですか? ご回答宜しくお願いします。