monovaのプロフィール

必要な機材一式はどのくらいの予算で買えますか。初心者向けのものを教えてください。

アイサイトVer3でも時速50キロ以下でないと止まりませんよね。 自動ブレーキで何キロからでもぶつからずに止まってくれる自動車が出来ることを期待しているのですが。 でもこう言うと必ず運転がおろそかになるといって反対する人がいますがフルブレーキで寸止めができればそれに超したことはないはず。 そこでフルブレーキで止まってくれる車の開発はこのまま進むと思いますか。２～３年位で完成するでしょうか。それとも敢えて作らない？

フリーのシュミュレーターで「Verilog-HDL」や「VHDL」を勉強中なのですが、 「Verilog-HDL」や「VHDL」でパラレルポートなんかを制御させることは可能ですか？ 言い換えますと、 ＰＣをパラレルポートなんかを使って 仮想的にＦＰＧＡデバイスとして使えるようなソフトはありますか？

http://www.arib.or.jp/tyosakenkyu/kikaku_hoso/hoso_std-b031.html ワンセグ放送は、13のセグメントに分けられたうちの一つのセグメントを使っているので”ワンセグ”放送という。 という説明は見るのですが、ではなぜ13のセグメントに分けたのでしょうか？ なにか技術的な理由があるのでしょうか？

いつもお世話になります。 （カテゴリが違ったら済みません） verilogでFPGAを設計しています。 基本、同期回路設計でクロックの立ち上がりを使用しています。 外部回路の都合で、180度ずれたタイミングでデータを受け取りたく検討しています。 その際に、FFの記述で always@(negedge clk) と記述しようかと思ったのですが、通常ライブラリ等を見みますと立ち上がりエッジの FFしか見た事が無く、タイミング制約を守れなくなり、結果NGになるのではと思って 躊躇しています。 質問をまとめますと以下の通りです。 (1)always@(negedge clk)は、今時普通に使用しても良いものでしょうか？ (2)上記のように記述しコンパイル出来たとした場合、クロックを反転させるインバータは 　どこにある資源を使用するものなのでしょうか？ 　・一括で反転してそのクロックで動く全ＦＦに供給する。 　・各FF単位で反転してFF自信に繋ぐ。 お分かりになる方、ご教授願います。 宜しくお願い致します。 以上